搜索资源列表
用FPGA实现DDS信号发生及用MODELSIM仿真
- 该工程是用verilog编写,FPGA内部产生ROM及ADD加法器。ROM中存正弦波信号。文件夹中还包含modelsim仿真。
dlx_verilog.rar
- 这是我个人写的DLX处理器流水线的Verilog代码,在ModelSim中仿真通过,并且在ISE中能综合!即可以下载到FPGA中运行指令,指令可以根据需要定义,也可和相应的编译器配合使用,这里给学习流水线和Verilog的朋友共享。,This is my personal wrote DLX pipeline processor Verilog code, adopted in the ModelSim simulation and can be integrated in the ISE! T
PCI1
- pci总线设备开发光盘,值得一看-pci bus device development CD-ROM, worth a visit. . . . . .
FPGA--DSP
- FPGA数字信号处理实现原理及方法 配套光盘的全部内容 含书中所有源码-FPGA digital signal processing to achieve the principles and methods supporting the entire contents of the CD-ROM containing all the source code of the book
4_31
- 这是一个交织器/解交织器的FPGA实现,虽然交织器的功能简单,但是其实现比较复杂-This is an interleaver/de-interleaver to achieve the FPGA, although the function of interleaver simple, but its more complicated to achieve
coswave
- 主要是通过Altera公司的Cuclone系列的FPGA-EP1C3T144C8产生余弦波的源代码 基于LPM-ROM余弦波一周期含有256个10位数据;-Mainly through Altera s Cuclone series of FPGA-EP1C3T144C8 cosine wave generated source code based on the LPM-ROM cosine wave of one cycle containing 256 10-bit data
vhdl
- 《数字信号处理的FPGA实现》(第二版)光盘VHDL代码-" The FPGA digital signal processing to achieve" (second edition) CD-ROM VHDL code
sji
- 频率合成技术在现代电子技术中具有重要的地位。在通信、雷达和导航等设备中,它可以作为干扰信号发生器;在测试设备中,可作为标准信号源,因此频率合成器被人们称为许多电子系统的“心脏”。直接数字频率合成(DDS——Digital Direct Frequency Synthesis)技术是一种全新的频率合成方法,是频率合成技术的一次革命。本文主要分析了DDS的基本原理及其输出频谱特点,并采用VHDL语言在FPGA上实现。对于DDS的输出频谱,一个较大的缺点是:输出杂散较大。针对这一缺点本文使用了两个方法
spiflashcontroller_latest.tar
- This VHDL module implements a state controller for a serial (SPI) Flash ROM
spartan6_fpga_blockram_user_guide
- Spartan6 FPGA中的块存储器使用指南,可以构建为FIFO,ROM,RAM,移位寄存器等。-Spartan6 FPGA block memory in the User Guide, you can build for FIFO, ROM, RAM, shift registers and so on.
emny
- cpld/fpga vhdl语言rom 引用的简单例子-cpld/fpga vhdl language rom cited a simple example
ROM
- ROM在FPGA内的实现方法,简单的例程-ROM
S7_UART_FPGA
- 这是一个FPGA的UART的带ROM的实际例子,已经调试完毕-This is a FPGA-ROM UART' s with practical examples, has completed commissioning
VGA_char_ROM_success
- Verilog HDL语言编写的基于M4K块配置ROM的字符数据存储VGA显示实验代码,引脚分配适用于21EDA的EP2C8Q208开发板, 详细解说请参见特权同学《深入浅出玩转FPGA》视频教程中的《Lesson30:SF-EP1C开发板实验9——基于M4K块配置ROM的字符数据存储VGA显示实验》-experimental code written in Verilog HDL language,ROM configuration based on M4K block for the cha
A_digital_WaveformGenerator_and_Oscilloscope_based
- 一种基于BASYS开发板(Xilinx Spartan-3E FPGA)的波形发生器和示波器的设计,可以产生多种可调波形,并实时显示在电脑显示器或者投影仪上。波形发生器采用基于ROM的数字控制振荡器(NCO)实现,示波器采用VGA接口实时显示。-A kind of digital WaveGenerator and Oscilloscope based on tne BASYS experiment board which has a Xilinx Spartan-3E FPGA on it.T
ROM-FOFO
- ROM,FIFO,寄存器等各种存储器VHDL语言实现,已经用FPGA下载实现了-ROM, FIFO, registers and other memory VHDL language has been implemented with the FPGA Download
DDS_12B
- 基于EP2C5T144的FPGA的12位频率控制字和12位相位控制字的DDS源代码-FPGA-based EP2C5T144 of frequency control word 12-bit and 12-bit phase control word of the DDS source code
romPlcd1602
- 用verilog hdl实现从fpga内部rom中读取数据在lcd1602上显示-The data in the fpga rom is read out and shown in lcd1602 by verilog hdl
rom_in
- Altera FPGA rom 写入代码-Altera FPGA ROM writing code
inx-ISE-9.x-fpga
- inx ISE 9.x fpga&cpld设计指南 光盘附带内容,很好的工程实例-Design Guide CD-ROM included with the content, good engineering examples